| 摘要： | 设计的移位寄存电路可以为集成电路核心测得的数据提供存储结构。移位寄存电路包括多个级，每个级包括一个串行输入、一个串行输出和一个包括移位寄存电路终端的并行输出。移位寄存器的第一个存储单元用来存储串行输入提供的信号，并且将这些信号以扫描链的运作模式送入串行输出。第二个并行寄存器存储单元用来存储来自第一个移位寄存器存储单元的信号并且将它以更新的运行模式送入并行输出。该级还包括一个反馈通道用来将串行输出的信号以检测运行模式送入第一个移位寄存器的存储单元。这种配置使得移位寄存器的每个级的检测都使用现有的控制线。特别地，反馈信号可以被锁住使得其可以在移位寄存器存储单元和并行寄存器存储单元传播，输出的最终反馈可以被检测用来显示反馈信号已经在电路中传播。 |