| 摘要： | A测试电路有定义并行输入(wpi[0]...wpi[N-1])和各自并行输出(wpo[0]...wpo[N-1])的扫描链片段（62,64,60）。该扫描链片段包括一个地址（62）单元的移位寄存器电路，一个核心的扫描链部分（62），围绕核心的扫描链部分（62）的第一旁路和围绕移位寄存器地址（62）单元的第二旁路。此架构能够并行加载数据到核心扫描链，或者到移位寄存器(WBR)。除此以外，每一个扫描链片段同样有一系列锁定单元（80），能提供额外的测试能力。特别的，当外部或者内部测试方式正在被执行时，在锁定单元之间数据的转移可以用来测试旁路。这个测试可以成为一个单一的ATPG过程的一部分。 |